JP60010775

Publication Title:

HETERO-JUNCTION TYPE BIPOLAR SEMICONDUCTOR DEVICE

Abstract:

PURPOSE:To lower base resistance, and to shorten switching time and improve high-frequency characteristics by adopting superlattice structure in a base region.

CONSTITUTION:An N-InP layer 2 is formed on an N<+>-InP substrate 1 as a collector region, and a superlattice layer 3 consisting of InP and InGaAs is formed on the layer 2 as a base region. The InGaAs is not doped, but InP is doped, and the impurity concentration of Zn as a P type impurity is 1X10<15>cm<-3>. An N-InP layer 4 in 5X10<17>cm<-3> is formed on the superlattice layer 3 as an emitter region, and a gold-germanium alloy Au-Ge layer 5 and a gold Au layer 6 are shaped as emitter electrodes and are in ohmic-contact with the N-InP layer 4. Zinc Zn layers 7 and 7' and gold Au layers 8 and 8' on the layers 7 and 7' are formed as base electrodes. A collector electrode is formed by a gold-germanium layer 9 and a gold Au layer 10 under the N<+>-InP substrate layer 1, and is ohmic- contact with the N<+>-InP substrate 1.

Data supplied from the esp@cenet database - http://ep.espacenet.com

This Patent PDF Generated by Patent Fetcher(TM), a service of Stroke of Color, Inc.

(19) 日本国特許庁 (JP)

① 特許出願公開

⑩公開特許公報(A)

昭60-10775

⑤ Int. Cl.⁴H 01 L 29/72 29/20

識別記号

庁内整理番号 7514-5F 7514-5F **33公開 昭和60年(1985)1月19日**

発明の数 1 審査請求 未請求

(全 3 頁)

❷ヘテロ接合バイポーラ半導体装置

願 昭58-119094

②出 願 昭58(1983)6月30日

⑫発 明 者 横山直樹

20特

川崎市中原区上小田中1015番地 富士通株式会社内

⑪出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

個代 理 人 弁理士 松岡宏四郎

明 細 睿

1. 発明の名称

ヘテロ接合パイポーラ半導体装置

- 2. 特許請求の範囲
- (1) ベース領域を超格子構造としたことを特徴とするヘテロ接合パイポーラ半導体装置。
- (2) 上記超格子構造はエネルギ・ギャップの 広い半導体とエネルギ・ギャップの狭い半導体を 交互に配置した構造であることを特徴とする特許 請求の範囲第1項記載のヘテロ接合バイポーラ半 導体装置。
- (3) 上記エネルギ・ギャップの広い半導体は P形半導体であり、エネルギ・ギャップの狭い半 導体はノンドープであることを特徴とする特許 求の範囲第2項記載のヘテロ接合バイボーラ半導 体装置。
- 3. 発明の詳細な説明
- (1) 発明の技術分野

本発明はヘテロ接合を有するパイポーラ半導体 装置に係り、特にベース領域を超格子構造とした ヘテロ接合パイポーラ半導体装置に関する。・

(2) 技術の背景

最近MBE(分子線エピタキシャル)法等の半導体成長法が発達し、成長層の厚さを非常に正確に制御できるようになった。

このような成長方法の発達により、従来の気相 あるいは液相成長法では達成できなかった超格子 (super lattice) 構造が可能となり、半導体デ バイスに応用されはじめている。

ところで一般にパイポーラトランジスタにおいて、高周波特性あるいはスイッチング時間特性を向上させるためにはベース抵抗を小さくすることが極めて重要である。

(3) 発明の目的

本発明は上記背景のうえになされたものであり、 その目的とするところはベース領域に超格子構造 を採用することによってベース抵抗値の低いヘテロ接合バイボーラ半導体装置を提供することにあ る。

(4) 発明の構成

上記目的は本発明によれば、ベース領域をエネルギ・ギャップの広い半導体と狭い半導体を交互に配置した超格子構造としたヘテロ接合パイポーラ半導体装置を提供することによって達成される。
(5) 発明の実施例

本発明の実施例を図面を用いて詳細に説明する。 第1図は本発明によるヘテロ接合バイポーラト ランジスタの一実施例の断面図である。 ただし以 下、インジウム・リンはInP、インジウム・カ リウム・ヒ素はInCaAsと記し、半導体の導 電形は先頭に「n-」あるいは「P-」を付すこ とにする。

n⁺ - In P基板 1 の上にコレクタ領域として
n - In P 層 2 を形成し、その上にベース領域と
して In P と In G a A s の超格子層 3 を形成す
る。この In G a A s はノンドープであるが、 I
n P はドーピングされており、 P 形不純物 (2 n
) の不純物 濃度は 1 × 1 0 ¹⁵ cm⁻³ である。 さらに
その上にエミッタ領域として 5 × 1 0 ¹⁷ cm⁻³ の n
- In P 層 4 が形成され、エミッタ電極として金

- 3 -

価電子帯の差 \triangle E $_{\nu}$ = 0.48 e V であり、 \triangle E $_{\nu}$ < \triangle E $_{\nu}$ となる。エミックからベースへの電子の注入効率は近似的に e x P (\triangle E $_{\nu}$ / k T) に比例するから、 \triangle E $_{\nu}$ であれば超格子構造による注入効率の低下は起こらない。

その上、InP層12はドーピングされてアクセプタ13が形成されているためにホール14が容易にアクセプタ13からInGaAs層11へ落ち込んで行く。しかもInGaAs層11はノンドープであるからホール14が移動する時に散乱を受けないためホールの移動度は通常の数倍に上昇する。このように超格子構造によってベース抵抗を減少させることができることになる。

上記においてはnpn構造を例示したが材料を 選択すれば同様にしてpnp形でも実施できる。 (6) 発明の効果

以上詳細に説明したように本発明のヘテロ接合
バイポーラ半導体装置はベース領域に超格子構造
を採用することでベース抵抗を減少させ、スイッ
チング時間の短縮および高周波特性の向上をもた

ーゲルマニウム合金(AuーGe) 暦 5 と金Au 層 6 が形成されてnーIn P 暦 4 とオーミック接触している。またベース電極として亜鉛 Z n 暦 7 および 7 'とその上に金Au 暦 8 および 8 'が形成されている。コレクタ電極は n [†] ー In P 基板 1 と金Au 暦 1 0 で形成され、 n [†] ー In P 基板 1 とオーミック接触をとっている。

次に、ベース領域に超格子構造を採用すること で、な世ベース抵抗が減少するかを第2図を用い て説明する。

第2図は第1図に示された本実施例のエミックーベース界面のエネルギバンド図である。 5 × 10 0 1 n Pで形成されたエミッタ領域 B はベース領域 B と接合し、ベース領域 B はノンドープ I n G a A s 層 1 1 とドープされた I n P 層 1 2 との超格子で構成されている。 I n G a A s の方が I n P よりエネルギ・ギャップが狭くなっており、エミッタ領域 E の I n P と接合した 場合理論計算によると伝導帯の差△B c = 0.11e V,

- 4 -

らすという効果大なるものである。

4. 図面の簡単な説明

第1図は本発明によるヘテロ接合パイポーラ半導体装置の一実施例の断面図、第2図は超格子構造の動作を説明するためのエネルギ・パンド図でまる。

3 · · · 紐格子層,
 1 1 · · · In GaA
 a 層,
 1 2 · · · In P層,
 1 3 · · · · ホール

特許出願人 富士通株式会社 行機和 代理人弁理士 松岡 宏四郎

- 5 -

1





